transputer : Related Words Words similar in meaning to transputer

  • inmos«
  • transputers«
  • cpu«
  • system«
  • chip«
  • occam«
  • single transputer«
  • instruction«
  • transputer architecture«
  • data path«
  • microcode«
  • tram«
  • board ram«
  • design«
  • memory«
  • rr donnelley«
  • machine«
  • ram«
  • transputer instruction set«
  • tpcore«
  • superscalar processing«
  • code«
  • transputer variant«
  • inmos employee«
  • workspace pointer«
  • breakpoint support«
  • transputer system«
  • constant operand«
  • mips«
  • asynchronous algorithm«
  • ram controller«
  • parallelism«
  • operand instruction«
  • hardware«
  • system market«
  • extra instruction«
  • task«
  • pascal«
  • level parallelism«
  • cpu design«
  • byte«
  • process«
  • david may«
  • single cycle«
  • designer«
  • performance«
  • project«
  • socs«
  • implementation«
  • nibble«
  • fpu«
  • mmu«
  • bootstrap«
  • language«
  • parallel computing«
  • scheduler«
  • time«
  • poke«
  • contemporary design«
  • cpu.«
  • toy«
  • speed«
  • communication«
  • peek«
  • fortran«
  • bristol«
  • circuitry«
  • basis«
  • cycle«
  • feature«
  • development«
  • transistor«
  • size«
  • software«
  • concurrency«
  • workspace cache«
  • unfamiliar development environment«
  • unbooted transputer«
  • transputer processor«
  • transputer platform«
  • transputer dream«
  • transputer designer«
  • transputer design«
  • transputer cpu«
  • transputer bytecode«
  • transputer architect«
  • transistor dilemma«
  • toshiba hsp processor«
  • tony fuge«
  • today designer«
  • tds text editor«
  • tangible performance increase«
  • t9000 project«
  • t805 transputer«
  • t800 instruction set«
  • t8 series transputers«
  • t425 transputers«
  • t414/t424 transputers«
  • t225/t425/t805/st20450 transputers«
  • style cpu«
  • store risc cpu«
  • store local instruction«
  • standard t212 core«
  • st20 series«
  • st20 core«
  • soc market«
  • single larger instruction«
  • single computing«
  • simple standardised connector«
  • simple risc«
  • simple clock signal«
  • shugart standard«
  • several trial design«
  • several british academic institution«
  • second level trigger system«
  • rr donnelley technology center«
  • reusable micro core«
  • register stack content«
  • prototype 16-bit transputer«
  • processor clock speed rating«
  • prince philip designer prize winner«
  • primary instruction code«
  • previous soc project«
  • previous cpu design«
  • poor price/performance ratio«
  • pioneering microprocessor architecture«
  • picard satellite«
  • pi compiler«
  • physic event selection«
  • performance soc chip«
  • performance plateau«
  • original transputer«
  • original t414 transputer emulator«
  • original t4 core«
  • original t4 architecture«
  • original inmos strategy«
  • opr primary instruction«
  • operand nibble«
  • networking circuitry«
  • multitasking design«
  • multiple transputers«
  • multicore/manycore processor«
  • modern noc«
  • microcontroller role«
  • microcontroller realm«
  • michael bengtson«
  • lower external clock«
  • ken heddings«
  • julian highfield«
  • instruction j«
  • initial occam development environment«
  • individual transputers«
  • hypothetical desktop machine«
  • high energy physic zeus experiment«
  • hete-2 spacecraft«
  • hardware dma engine«
  • german company jäger messtechnik«
  • generation t800 transputer«
  • fundamental transputer motivation«
  • few transputer«
  • fast context switching«
  • extra t800 instruction«
  • external 5mhz clock input«
  • explicit thread«
  • equipped t800«
  • enhanced t810«
  • division limited«
  • distant transputer«
  • desirable marketing buzzword«
  • design council website«
  • debugging breakpoint support«
  • data interconnect standard«
  • custom detector electronics«
  • csp process calculus«
  • cost 20mhz«
  • core/chip«
  • conventional occam cross«
  • conventional memory stack«
  • conventional cpu design«
  • computer desktop/workstation world«
  • complex superscalar design similar«
  • complete parallel computer«
  • clock rate increase unfeasible«
  • cisc camp«
  • circuitry designer«
  • c. occam«
  • byte backward jump«
  • bristol transputer centre«
  • bootfromrom«
  • automatic test pattern generation scan testing«
  • asychronous polynomial zero finding«
  • arithmetic constant«
  • architecture generic«
  • adwin real«
  • advanced unix«
  • additional physical resource«
  • additional internal parallelism«
  • adapteva ephiphany architecture«
  • scheduling«
  • ieee«
  • program«
  • device«
  • world incarnation«
  • virtual channel processor«
  • unfamiliar programming language«
  • transputer module«
  • transputer application«
  • tram motherboards«
  • traditional cisc design«
  • terminal i/o service«
  • t414 transputer«
  • superscalar support«
  • spare cycle«
  • single t414 transputer«
  • serial interconnect standard«
  • reusable core«
  • regular performance improvement«
  • prefix instruction«
  • operand opcode«
  • myriade platform«
  • multiple independent instruction«
  • microcode rom«
  • load local«
  • larger constant«
  • european miniaturized satellite platform«
  • d700 transputer development system«
  • cost cpu«
  • contemporary cisc design«
  • concurrent processor«
  • bus support«
  • board disk controller«
  • blitting instruction«
  • addition«
  • compiler«
  • whichever combination«
  • portable runtime«
  • offset relative«
  • microcode compiler«
  • jserver«
  • fabrication difficulty«
  • edinburgh concurrent supercomputer project«
  • easy instruction«
  • dissipation requirement«
  • complex node«
  • complex bus«
  • code –«
  • computer«
  • sun sparcstation«
  • recent commercial development«
  • meiko computing surface«
  • ieee754«
  • hera collider«
  • ease programming language«
  • configurable logic«
  • booting«
  • astrium satellite«
  • stack«
  • channel«
  • parsys«
  • microelectronic design«
  • instruction opcodes«
  • ibm blue gene«
  • host bus«
  • folding editor«
  • adapteva epiphany architecture«
  • transistor budget«
  • myriade«
  • multiprocessor operation«
  • memory stack«
  • mainstream programming language«
  • lower nibble«
  • internal frequency«
  • extended instruction set«
  • cycle instruction«
  • asynchronous implementation«
  • transistor density«
  • system signal«
  • perihelion software«
  • patterson medal«
  • existing body«
  • delay switch«
  • complex memory«
  • technology scaling«
  • speed cache«
  • host architecture«
  • conventional cpu«
  • atari transputer workstation«
  • combination«
  • true network«
  • sparse nature«
  • mainstream variant«
  • i/o task«
  • custom multi«
  • core multi«
  • parallel processing capability«
  • exascale computing«
  • event line«
  • vast assembly«
  • time data acquisition«
  • supercomputer design«
  • microprocessor designer«
  • implicit parallelism«
  • functionality«
  • tomasulo algorithm«
  • superscalar cpu«
  • processor communication«
  • parsytec«
  • occam programming language«
  • event channel«
  • device controller«
  • pin«
  • workstation system«
  • whitesmiths«
  • gps application«
  • futurebus«
  • multiple dy«
  • host computer system«
  • current algorithm«
  • intel i860«
  • xmos«
  • various size«
  • memory instruction«
  • conventional processor«
  • minimal instruction«
  • long delay«
  • tilera«
  • parallel computing system«
  • interrupt line«
  • concept«
  • algorithm«
  • significant edge«
  • purpose microprocessor«
  • largest printing company«
  • i/o line«
  • fast operation«
  • prince philip designer prize«
  • superscalar processor«
  • processor clock«
  • core logic«
  • block transfer«
  • reconstruction algorithm«
  • asynchronous operation«
  • microchannel«
  • instruction code«
  • computing world«
  • rom«
  • cost«
  • manufacturing difficulty«
  • vax system«
  • channel controller«
  • additional register«
  • separate address«
  • register«
  • toolsets«
  • low memory«
  • data register«
  • chip ram«
  • robert milne«
  • risc design«
  • basic size«
  • control product«
  • additional speed«
  • bus controller«
  • performance limit«
  • leading engineer«
  • sufficient«
  • stage pipeline«
  • code sequence«
  • easy mean«
  • cell processor«
  • support chip«
  • mips.«
  • data dependency«
  • bristol polytechnic«
  • virtual memory system«
  • dynamic logic«
  • complex instruction«
  • transistor count«
  • serial line«
  • larger package«
  • speculative execution«
  • basic code«
  • fpga.«
  • vmebus«
  • unusual architecture«
  • additional circuitry«
  • continued improvement«
  • output«
  • priority level«
  • other process«
  • crossbar switch«
  • single die«
  • multiple core«
  • multiprocessing«
  • opr«
  • simple instruction«
  • language extension«
  • delay«
  • rendering engine«
  • modern processor«
  • late 1980s«
  • store design«
  • sinclair research«
  • address«
  • larger cousin«
  • variety«
  • honorary dsc«
  • powerful supercomputer«
  • minix«
  • meiko«
  • pc port«
  • processing capability«
  • context switch«
  • embedded application«
  • execution unit«
  • external memory«
  • 32-bit t8 series«
  • 32-bit t4 series«
  • 16-bit t2 series«
  • 16-bit offering«
  • 32-bit transputer«
  • 32-bit offering«
  • 1000-fold increase«
  • 32-bit variant«
  • 64-bit ieee«
  • 8-bit instruction«
  • 8-bit data bus«
  • 8-bit machine«
  • 8-bit version«